Ремонт&Сервис
 

Новости

О нас

О журнале Р&С

Архив Р&С

номера

разделы

Анонсы Р&C

ПОКУПАЕМ от АдоЯ

Архив АдоЯ

Файловый архив

Приглашаем

Реклама

Подписка

Где купить

Наши партнеры

Поиск Р&С

ТРИЗ

Запчасти

Архив_новости

 

Журнал

Реммаркет

схемы новости электроники

Ремонт аппаратуры (схемы, справочники, документация)

Серия РЕМОНТ_147

 
Ежемесячный журнал по ремонту и обслуживанию электронной техники

• бытовая техника

• аудиотехника

• техника связи

• телевизионная техника

• оргтехника

• видеотехника

• телефония

• элементная база

 

Архив/Номера/№10–2014

Назад
 
 
 

Василий Федоров

 
 
 

Однокристальные AVC-декодеры и криптопроцессоры фирмы NEOTION для цифровых абонентских терминалов (часть 2)

Продолжение.
Начало в №9 , 2014 г.

Архитектура ИМС NP4 показана на рис. 5. Основой CPU подсистемы ИМС является 32-битное ядро ARM946 (построено на основе Гарвардской архитектуры). Оно может осуществлять прямой доступ к встроенной памяти SRAM (64 кбайт), которая хранит как команды, так и данные. Уменьшение времени доступа к внешней памяти команд и данных обеспечивается с помощью встроенной кеш-памяти.

Для получения образцовых частот, необходимых CPU, MPEG-декодеру и декодеру звука, используется генератор, частота которого стабилизирована внешним кварцевым резонатором 27 МГц. Колебания генератора делятся и направляются в соответствующие узлы декодера с требуемым фазовым соотношением. Коэффициент деления и фазы выходных сигналов устанавливаются программно. Рабочая частота ядра CPU равна 108 МГц.

Рис. 5. Архитектура микросхемы NP4

Система памяти ИМС разделена на внутреннюю и внешнюю. Внутренняя память наряду со SRAM имеет по 8 кбайт кэш команд и данных (I и D CACHE). SRAM может быть сконфигурирована как кеш данных. Для загрузки управляющей программы CPU подсистема имеет внутрикристальную загрузочную однократно программируемую BOOT ROM. Управляющая программа находится во внешней Flash-памяти, доступ к которой осуществляется посредством SPI-интерфейса. Интерфейс конфигурируется для широкого диапазона временных характеристик процесса доступа к внешней памяти. С помощью DDR-интерфейса осуществляется контроль обмена информацией между ИМС и внешней 64 Мбит DDR SDRAM. Внешняя память используется MPEG-4 видео- и аудиодекодерами, MPEG-2-ви­деоко­дером, генератором OSD-графики, а также CPU.

Для загрузки CPU, контроля и слежения за системой через стандартный IEEE 1194.1 порт TAP (Test Access Port) используется JTAG-интерфейс. Он обеспечивает возможность отладки. ИМС NP4 имеет один входной интерфейс TS, на вход которого подают сигналы MPEG-2/AVC. Интерфейс обеспечивает дескремблирование, демультиплексирование и выделение требуемых данных конкретной ТВ программы из сигналов TS. Пакеты элементарных потоков PES (Packetized Elementary Stream) передаются с помощью контроллера прямого доступа к памяти DMA на MPEG-4 видео- и аудиодекодеры через циркулярный буфер, организованный во внешней DDR SDRAM-памяти. Фильтр пакетного идентификатора PID обеспечивает выделение для последующей обработки 32 PID-слотов, представляющих видео, звуковые и информационные пакеты. Дескремблирование осуществляется TS-подсистемой по системам криптографии DVB-CSA и SHL.

К ИМС возможно подключение двух CI-слотов через сдвоенный ведущий интерфейс (стандарта ISO/IEC EN5022) посредством внешних коммутаторов. Доступ и управление включаемыми в систему CAM-модулями осуществляет МК, работающий в хост-режиме. Если ИМС используется в качестве клиента, например, в качестве транскодера MPEG-4/MPEG-2 (выполненного в виде CAM-модуля), то используется ведомый CI-интерфейс.

Для обеспечения защиты передаваемой информации возможно использование любых сторонних алгоритмов шифрования передаваемого контента информации (CRYPTOWORKS, DRE CRYPT и т.д.). При этом ИМС содержит аппаратные узлы (криптопроцессор), поддерживающие систему SHL3 с устанавливаемым индивидуально пользовательским алгоритмом шифрования. Для использования систем со смарт-картами предусмотрен интерфейс ISO7816-3 (T=0, T=1, T=14).

Подсистема видео состоит из видеодекодера и видеокодера AVC, представляющих собой DSP-процессоры. Видеодекодер AVC обрабатывает в реальном времени сигналы ТВ программы SD-ка­чест­ва с разрешающей способностью 720Ч480Ч60 Гц и 720Ч576Ч50 Гц и запоминает их в память MPEG SRAM. Из нее сигналы YC-формата 4:2:0 в нескомпрессированном цифровом виде могут выводиться через интерфейс BT.656 на внешний ЦАП. Для преобразования форматов изображения декодер осуществляет горизонтальную и вертикальную фильтрацию сигналов. Меню пользователя отображаются на экране посредством OSD-графики.

Нескомпрессированный видеосигнал с MPEG SRAM может быть подан на видеокодер AVC. Он может сжимать сигнал в стандарты MPEG-2 и AVC. Это позволяет использовать ИМС в транскодерных применениях, выводя сжатый сигнал на ее выходной интерфейс. Декодированный цифровой сигнал звукового сопровождения выводится в форматах I2S или Sony.

ИМС NP4 имеет на своем кристалле широкий набор последовательных интерфейсов, обеспечивающих синхронную и асинхронную связь с относительно медленными внешними устройствами. Параллельные порты I/O имеют разрядность 8 бит, каждый бит может быть сконфигурирован как на ввод, так и на вывод. Линии портов имеют альтернативные функции и могут выступать связными линиями для выполнения функций синхронных, асинхронных интерфейсов и т.д.

Сетевые функции ИМС осуществляет Ethernet-интерфейс MAC 802.3. Он совместим со спецификациями MII 802.3 10/100 BASE-T и стеками IP, UDP, RTP, RTSP, UPnP. Интерфейс обеспечивает функцию связи с компонентами Wi-Fi, Bluetooth и HomePlug.

ИМС NP4 выполнена в 324-выводном корпусе PFBGA (15Ч15 мм). Она питается постоянными напряжениями: 1,8 В (ядро), 2,5 В (шина обмена с DDR SDRAM), 3,3 В (периферия).

CORE-модуль на основе ИМС NP4

Практически одновременно с выпуском ИМС NP4 фирма NEOTION анонсировала другую свою разработку — CORE-модуль на основе этого процессора. Он предназначался для установки в DVB-ресиверы для возможности приема программ, сжатых в системе AVC. Помимо расширения возможностей по обработке прогрессивных стандартов сжатия CORE-модуль обеспечивает ресиверы функциями связи с внешними устройствами посредством сетевых Ethenet-про­то­ко­лов. CORE-модуль осуществляет декодирование ТВ программ, сжатых по системе MPEG-4 AVC SD (Level 3.0, Main Profile). Для оптимизации ПО декодер использует мощный аппаратный ускоритель. Полученный несжатый сигнал кодируется в реальном времени в систему MPEG-2 и выводится на выход модуля.

Рис. 6. Внешний вид коннектора для CORE-модуля

Для сетевых соединений CORE-модуль (сетевой вариант) имеет 10/100 Мбит/с ETHERNET-порт, совместимый со стандартом IEEE 802.3, поддерживающий протоколы TCP/IP, UDP, uPnP. CORE-модуль поддерживает такие распространенные системы криптокодирования, как VIACCESS, IRDETO, DRE CRYPT, CONAX и т.д. Для обеспечения функционирования смарт-карт используется полностью совместимый интерфейс ISO 7816-3.

На плате CORE-модуля имеется 16 Мбит Flash-памяти, содержащей управляющее ПО. Обновление ПО может осуществляться из DVB-потока путем OTA (Over To Air) апгрейда, с SD-карты, подключаемой непосредственно к CORE-модулю либо по сети. Помимо этого CORE-модуль имеет 16/32 Мбит DDR SDRAM-памяти, предназначенной для его функционирования. CORE-модуль устанавливается в коннектор SO DIMM 144 (рис. 6) и питается напряжением +5 В.

Статья доступна только в печатном варианте. Вы можете приобрести свежие номера Р&С или оформить подписку в редакции.

 
 
 

Свежий номер

№10–2019

Опрос

Обратная связь

 

Издательство СОЛОН-ПРЕСС

 

ЧИП-Экспо_2019

 

выставка Radel

 

RB2 Network.
 
Rambler's Top100

© Издательство «Ремонт и Сервис 21», 1998-2007. Все права защищены.
Воспроизведение материалов сайта, журналов «Ремонт & Сервис», «Покупаем от А до Я» и справочника «Ремонт и сервис электронной техники» в любом виде, полностью или частично, допускается только с письменного разрешения издательства «Ремонт и Сервис 21».

 
RB2 Network.